ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее
основной и дополнительный
накопители, числовые шины которых соединены
с выходами дешифратора адреса
строк, а разрядные шины - соответственно
с одними из выходов основных И
дополнительных усилителей, одни из
входов которых подключены соответственно
к выходам первого и выходам
второго Формирователей сигналов записи-
считывания, первый триггер, выход
которого подключен к первому входу
второго формирователя сигналов записи-
считывания, дешифратор адреса .
столбцов, выходы которого соединены
с другими входами основных усилителей
и одними из входов блока кодирования,
выходы которого подключены к
другим входам дополнительных усилителей
и одним из входов блока сравнения,
другие входы которого соединены
с другими выходами дополнительных
усилителей, блок.вывода информации
и сумматор по модулю два, первый
вход которого соединен с входами первого
триггера и первым входом первого
формирователя сигналов записи-
считывания и является информационным
входом устройства, причем вторые входы
первого и второго формирователей
сигналов записи-считьюания и управляющий
вход блока вывода информации
объединены и являются первым управляющим
входом устройства, тактовый
вход первого триггера и третий вход
первого формирователя сигналов записи-
считывания объединены и являются
вторыми управляющими входами устройства,
другие входы блока кодирования
и входы дешифратора адреса столбца
соответственно объединены и являются
одними из адресных входов устройства,
отличающееся тем, что, с
целью снижения потребляемой устройством
мощности, в него введены резервные
усилитель и накопитель, числовые
шины которого соединены с числовыми
другим выходам основных
прямому входу первого
к первому входу элемент^
вход которого соединен о м
шинами дополнительного накопителя,
а разрядная шина подключена к перво- g
му выходу резервного усилителя, первый
вход которого соединен с выходом
третьего Формирователя сигналов запи
си-считывания, второй триггер, элемент
И-НЕ, элементы ИЛИ и элементы
И, причем второй вход и выход сумматора
по модулю два подключены соответственно
к
усилителей и
элемента И и
И-НЕ, второй
с выходом первого триггера, установочным
входом второго триггера и первым
входом третьего формирователя сигналов
записи-считывания, второй и тре-
тий входы которого подключены соответ
ственно к первому’ и второму входам
первого формирователя сигналов записи-
считывания, третий вход элемента
И-НЕ соединен с выходом блока сравнения,
инверсным входом первого элемента
И, первыми входами второго элемента
И и первого элемента ИЛИ, выход
которого подключен к второму входу
резервного усилителя, второй выход
которого соединен с вторым входом
второго элемента И, вход запуска второго
триггера подключен к выходу элемента
И-НЕ, а выход - к второму входу
первого элемента ИЛИ и третьему входу второго формироватепя сигналов записи-считывания, выходы первого и второго элементов И соединены с входами
второго элемента ИЛИ, выход которого подключен к входу блока вывода информации.
